Atelier Participatif FPGA et SoC Xilinx – 9 décembre 2025 au Laboratoire Temps Espace (LTE) de l’Observatoire de Paris

Cet atelier soutenu et financé par le CNRS (MITI et le RdEi, le Réseau national Des Electroniciens et Instrumentalistes du CNRS) est proposé par le Groupe de Travail XILINX du RdEi.

Lien au programme :  https://www.electroniciens.cnrs.fr/9-decembre-2025-atelier-participatif-fpga-et-soc-amd-xilinx/